LABORATÓRIO DE AC

GABRIEL EVANGELISTA MASSARA

EXERCÍCIO PRÁTICO 01 – PARTE 1

1. O vai um do bit menos significativo ele precisa ser calculado antes que o próximo bit termine sua soma, causando um atraso no tempo total final. O crescimento é de O(n), já que cresce a bit.

2. Considerando que o atraso de cada porta lógica é de 10ns, para ter o S3 pronto leva 80ns, e o Co3 90ns

3. Para montar um somador de 32 bits, a lógica do somador de 4 bits se mantem, portanto precisarei de 32 somadores completos, que corresponde a 64 ½ somador.

4. Para o primeiro estágio levará 30ns. Para os demais, levará 20ns porque tem o atraso dos 10ns que calculamos na questão 2, o que faz com que possamos subtrair esse tempo dos demais devido a uma paralelização da função.

   Logo 30 + 31*20 = 650ns

   Sendo que 1ns = 10^-9 temos:
   frequencia = 1/650 * 10^-9 = 1,54MHz

5. O que poderia ser feito é separar as portas dos carrys, tendo uma operação paralelizada.

Seguem as prints do meu circuito

a) **Circuitos projetados no logisim:**

MEIO SOMADOR:



SOMADOR COMPLETO:



SOMADOR DE 4BITS:



b) SOMA DE 2 NÚMEROS DE 4 BITS: PRIMEIRO VOU SOMAR OS DOIS DIGITOS DO MEU NÚMERO DE MATRÍCULA (885810) E DEPOIS OS DOIS PRIMEIROS DO MEU CÓDIGO DE PESSOA (1514315)





EXERCÍCIO PRÁTICO 01 – PARTE 2

CIRCUITOS UTILIZADOS:

1. Meio somador:



2. Somador Completo:



3. Somador 4 bits:



4. Decodificador:





5. Calculadora:



SOMA COM A CALCULADORA: PRIMEIRO VOU SOMAR OS DOIS DIGITOS DO MEU NÚMERO DE MATRÍCULA (885810) E DEPOIS OS DOIS PRIMEIROS DO MEU CÓDIGO DE PESSOA (1514315)